포장된 상자
양자 회로 실행 중에 발생하는 물리적 잡음 메커니즘은 맥락에 따라 달라진다. 서로 겹치지 않는 큐비트 집합에 연산을 동시에 적용할 때, 전체 연산의 잡음 특성은 각 구성 요소가 개별적으로 적용되었을 때의 잡음 특성과 다를 수 있다. 마찬가지로, 동일한 큐비트에서 이상적으로 교환 관계를 이루는 연산의 경우, 개별 연산과 관련된 잡음 특성은 교환 관계를 이루지 않을 수 있으며, 연산의 순서가 바뀌면 완전히 달라질 수도 있다. 따라서 노이즈를 억제, 완화 및 보정하기 위한 프로토콜은 노이즈가 발생하는 맥락을 파악해야 합니다.
Samplomatic은 박스 설명서를 활용하여 안정적인 노이즈 컨텍스트를 갖는 것으로 간주되어야 하는 회로 연산 집합을 추론하며, 박스에 대한 주석을 통해 사용자가 이러한 의도를 선언하고 구성할 수 있도록 합니다. 각 박스는 일련의 큐비트, 해당 큐비트에 작용하는 연산, 그리고 주석 목록을 포함하는 스코프입니다. Samplomatic 주석은 지시문과 꾸밈 요소를 명시합니다. 지침은 상자를 어떻게 다룰지, 예를 들어 상자를 빙글 돌리는 것과 같은 내용을 명시합니다. 드레싱은 박스의 왼쪽이나 오른쪽에 추가되는 매개변수화된 게이트의 집합으로, 예를 들어 단일 큐비트 게이트의 층을 말합니다. 드레싱의 게이트에는 박스의 게이트와 다음과 같은 지시문을 실행하는 데 필요한 작업이 포함됩니다
- 상자 안에 있는 게이트 중, 매개변수화된 게이트와 호환되며 동일한 쪽에 위치한 게이트들.
- 상자를 무작위로 배열하기 위해 한 세트에서 추출한 회전하는 문들.
- 파울리-린드블라드 맵에서 샘플링된 잡음 주입 게이트.
- 사용자가 지정한 기저를 변경하는 게이트.
지시문은 다른 상자의 서식을 변경할 수 있다는 점에 유의하십시오.
예
다음 회로를 ‘트윌’하고 싶다고 가정해 보자. 이때, 회로의 논리적 내용은 바꾸지 않으면서도 유효 잡음 모델은 변화시키는 무작위 파울리 게이트를 병렬 얽힘 게이트의 앞뒤에 추가한다.
회로에서 파울리 회전으로.
이는 회로를 상자로 계층화하고 트위르 주석을 추가함으로써 달성됩니다.
파울리 회전 지침이 적용된 회로. @ 기호는 지시문을 지정하는 데 사용되며, 기본적으로 왼쪽 정렬로 표시됩니다.
각 포장된 상자에는 단일 큐비트 게이트 층 하나와, 서로 겹치지 않는 큐비트 쌍에 적용되는 2-큐비트 얽힘 게이트 층 하나가 포함되어 있습니다. 얽힘 게이트 층은 상자의 논리적 동작이 변하지 않도록 무작위 파울리 게이트 층들로 둘러싸여 있다. 이러한 무작위 파울리 층은 가상 Z 게이트와 마찬가지로 가상적인 성질을 띱니다. 이들은 회로에 연산을 추가하는 것이 아니라, 인접한 단일 큐비트 게이트가 구현되는 방식을 변경하도록 지시하는 역할을 합니다.
지침에 따른 드레싱과 게이트가 포함된 회로. 드레싱은 점선으로 표시된 상자입니다. 화살표로 연결된 파울리 층은 서로 상쇄됩니다. 최종 파울리 층은 측정 결과에 비트 반전 형태로 적용될 것입니다.
얽힘 게이트와 단일 큐비트 게이트 사이에 위치한 무작위 파울리 층은 단일 큐비트 게이트 층으로 구성되며, 드레싱 과정에서 구현됩니다. 나머지 무작위 파울리 층은 다음에 드레싱이 적용될 상자의 드레싱에 포함될 것입니다.
요약하자면, 왼쪽(또는 오른쪽) 트위얼 지시어는 이 상자의 드레싱에서 무작위 파울리 연산을 구현하고, 다음(또는 이전) 상자의 드레싱에서 이를 취소하는 파울리 연산을 적용합니다. 'inject noise' 지시어와 'basis change' 지시어는 유사한 기능을 가집니다.
가상 게이트를 이용한 회로 무작위화
Samplomatic은 가상 게이트 프레임워크를 활용하여 드레싱된 박스로 구성된 회로를 분석합니다. 개념적으로, 그리고 프로세스에 build() 의해 생성된 Samplex 인스턴스에서 구현된 바와 같이, 가상 게이트는 드레싱과 반대편에 위치한 박스의 경계에서 생성됩니다. 이러한 가상 게이트들은 회로 내에서 정해진 방식으로 이동하며, 이를 조합하여 드레싱을 구성해야 합니다. 모든 가상 게이트를 드레싱으로 조합할 수 있다면, 회로의 무작위화를 절차적으로 구축할 수 있다.
twirl, basis change 및 inject noise 지시어가 포함된 회로.
드레싱의 템플릿 매개변수화와 호환되는 드레싱 측면의 게이트는 해당 템플릿에 통합될 수 있어, 실제 게이트의 수를 줄일 수 있습니다. 이것들을 ‘이지 게이트’라고 부릅니다. 상자의 나머지 부분은 ‘하드’라고 불리며, 있는 그대로 구현됩니다.
가상 게이트가 매달려 있는 회로의 예시. 드레싱 반대편에 있는 가상 게이트는 구현할 곳이 없습니다.
모든 가상 게이트가 드레싱으로 구성된 회로의 예시. 측정에는 파울리 게이트가 포함되며, 이 게이트가 유발하는 비트 플립이 고려됩니다.
모든 가상 게이트가 모인 복잡한 예시. 한 개의 박스로 생성된 가상 게이트를 조합하여 다양한 드레싱을 만들 수 있습니다.
이를 통해 마감 처리된 상자의 너비가 모두 같을 필요가 없는 구조를 만들 수 있습니다.